Flip Flop Devresi Nedir? Çeşitleri Nelerdir?

Devre çalıştığı sürece çıkış durumunu koruyan yapılara Flip-Flop denir. Flip-Floplar temel hafıza birimini oluştururlar. 1 bitlik bilgiyi saklayabilirler. Flip-Flop’larda bu bilgiyi ve bu bilginin tümleyenini gösteren (kendisi ve değili) iki çıkışı bulunur (Q ve Q’). Bir Flip-Flop’nin çıkışı dendiğinde bu çıkışın kendisidir (Q). Çıkışın değişmesi için girişin değişmesi ve tetiklemenin değişmesi gerekmektedir. Tetikleme değişmediği sürece çıkış konumunu korur.

Flip-Flop’larda tetikleme clock palse (CP) denilen kare dalga sinyal ile yapılır. Devrenin niteliğine göre kare dalganın yükselen kenarıyla ya da düşen kenarıyla tetikleme yapılabilir. Nadir olarak clock palse’in pozitif düşey veya negatif düşey durumuyla da tetikleme yapılabilmektedir. Bu durum devrede özel olarak belirtilir.

SR Flip Flop

R (reset-sıfırlama) ve S (set-kurma, ayarlama, başlatma) adında iki girişi olan bu devrede temel olarak set konumunda çıkış bir, reset konumunda ise çıkış sıfır olur. Her iki giriş birden “0” olursa çıkış değişmez. Her iki konumun aktif olması durumunu (hem set yap hem reset yap konumu) ise yasak konumdur. Yasak konumda çıkışın ne olacağı bilinememektedir. Bu durum doğruluk tablosundan görülebilir.

Tetiklemeli RS Flip-Flop’da ise RS Flip-Flop’a bir saat eklenir. Sürekli karedalga sağlayan clock palse (saat) her iki girişede VEDEĞİL kapılarıyla eklenmiştir. Tetiklemeli Flip-Flop’larda bir çıkış durumu belirlenirken kendinden önceki durum da değerlendirmeye alınır. Devreden çıkış alınabilmesi için clock palse sinyalinin sıfır olmaması gerekmektedir. Clock palse 1 iken durum değişir (Flip-Flop’lar duruma göre yükselen kenar veya düşen kenar tetiklemelidir), 0 iken durum önceki durumu korur.

JK Flip Flop

SR Flip-Flop’lardaki belirsiz durumu kaldırmak için tasarlanmıştır. J girişi SET, K girişi RESET gibi davranır. Yasak konum J=K=1 durumunda çıkış her tetiklemeyle bir önceki çıkışın tümleyeni (tersi) olur. Bu duruma toggle (değiştir) denir.

D (Data) Flip Flop

SR Flip-Flop’un girişlerinin senkronize olmuş Flip-Flop’tur. Girişin biri diğerinin tümleyeni olarak tek girişe yönlendirilmiştir. Data Flip-Flop D girişindeki bilgiyi her tetiklemeyle birlikte Q çıkışına aktarır.

T (Toggle) Flip Flop

JK Flip-Flop’un girişlerinin birleştirilmesiyle Toggle Flip-Flop oluşturulur. Bu Flip-Flop girişi 1 olduğu sürece tetikleme sinyali ile birlikte çıkışı değiştirir. Giriş 0 ise, çıkış clock palse uygulansa bile aynı olarak kalır.